流水线ADC采样保持电路的设计

    随着CMOS技术的迅猛发展，CMOS图像传感器以其高集成度、低功耗、低成本等优点，已广泛用于超微型数码相机、手机等图像采集的领域。而流水线模数转换器以其高速、低功耗、中高精度而被广泛应用于图像传感器的芯片级和列级A／D转换器中。当前，流水线A／D转换器比较成熟的国际水平已达到14 bit 10 MHz。国内已流片成功的大多数是10 bit流水线A／D转换器，因此10 bit以上的高精度流水线A／D转换器还需要进一步研究。在A／D转换器中，采样保持电路作为其前端最关键的模块，它的性能直接决定了整个ADC的性能。

    本文采用一种全差分电荷转移型结构的采样保持电路，这种结构可以很好地消除与输入信号无关的电荷注入和时钟馈通；通过底极板采样技术，消除与输入信号相关的电荷注入和时钟馈通；使用栅压自举电路来消除开关的非线性。同时采用折叠式增益增强运算放大器，减小由于有限增益和不完全建立带来的误差。该采样保持电路在5 V电源电压，20 MS／s采样频率下，在输入信号为奈奎斯特频率时，无杂散动态范围(SFDR)为76 dB，采样精度达到0.012％，满足12 bit精度要求。